當前位置 >>  首頁 >> app >> 注册

注册

微電子所在新型存儲器及硬件安全芯片領域取得突破性進展

稿件來源:重點實驗室 楊建國 張康玮 發布時間:2020-06-22

  近日微電子所在新型存儲器及硬件安全芯片研究領域取得重要進展。劉明院士科研團隊兩篇研究論文成功入選2020年第40屆超大規模集成電路研讨會(Symposium on VLSI)。 

  在硬件安全芯片領域,劉明院士/呂杭炳研究員團隊展示了一種利用電荷俘獲鳍式晶體管(Charge Trapping FinFETCT-FinFET)器件短期阈值電壓恢複特征的真随機數發生器(TRNG)芯片(圖1)。研究人員創新地設計了一種時間-頻率轉換電路,将CT-FinFET阈值電壓的弛豫時間轉變爲高速真随機數據流。該TRNG-10~85範圍,對幅度高達600mV和頻率高達1.5G Hz的功率噪聲表現出極大的抗攻擊能力。論文展示的TRNG芯片通過了NIST 800-22NIST 800-90B所有的随機性測試項,是一種非常有潛力面向先進工藝節點的硬件安全解決方案。該項工作被組委會邀請參加今年VLSI Demo Session的展示。 

  上述研究成果以題爲“Robust True Random Number Generator Using Stochastic Short-Term Recovery of Charge Trapping FinFET for Advanced Hardware Security”的論文入選2020 VLSI Technology。微電子所楊建國副研究員和丁慶婷博士爲共同第一作者,呂杭炳研究員和劉明院士爲通訊作者。  

  在新型存儲器方面,劉明院士/呂杭炳研究員團隊與複旦大學薛曉勇副教授合作首次提出了基于PMOS選擇器的1T2R 結構RRAM單元,并采用分層位線和三态單元存儲技術,使漏電流降低了90%以上。設計了電流精确補償限流電路和自适應寫驅動電路,大幅度提高了陣列的可靠性,同時開發了基于1T2R 自身陣列特點的高速電流型讀取電路,實現了極端條件下的高速讀取。論文展示了28nm1.5Mb RRAM測試芯片,将嵌入式NVM 存儲密度記錄提高了40%,達到14.8 Mb / mm2(圖2)。 

  上述研究成果以題爲“A 28nm 1.5Mb Embedded 1T2R RRAM with 14.8 Mb/mm2 Using Sneaking Current Suppression and Compensation Techniques”的論文入選2020 VLSI Circuit。微電子所楊建國副研究員爲第一作者,呂杭炳研究員和複旦大學薛曉勇副教授爲通訊作者。  

  

     劉明院士團隊在RRAM方向的研究工作始于2005年,在基礎物理、器件結構、電路設計等方向進行了系統深入的研究。研究團隊于2015年開始先後與國内主要代工廠中芯國際、華力微電子及上海集成電路研發中心合作開發嵌入式RRAM的量産技術,在中芯國際28nm工藝平台、華力40nm工藝平台上開發了成套RRAM單元結構與集成技術,威尼斯平台登录爲在先進工藝節點上設計新一代低功耗、高性能SOC芯片提供了重要的技術平台,相關成果已經開始和終端企業合作推進産業化。在RRAM高密度三維集成方面,劉明院士團隊提出了可與3D NAND相媲美的垂直三維集成架構,在國際上率先成功研制了4層(2015 IEDM)與8層(2017 IEDMRRAM三維堆疊陣列,相關研究工作被國際同行列爲近五十年來RRAM發展曆史中重要事件之一。 

  相關工作得到國家自然基金委、科技部重點研發計劃、中國科學院B類先導專項等項目的支持。 

  背景介紹: 

  VLSIISSCC(國際固态電路會議)、IEDM(國際電子器件會議)并稱微電子技術領域的奧林匹克盛會VLSI威尼斯平台登录是超大規模集成電路和半導體器件領域裏最頂尖的國際會議之一,是展現IC技術最新成果的重要窗口。據組委會介紹,今年VLSI收到了創紀錄數量的投稿,而論文錄用率創曆史新低。器件與工藝方向,微電子所作爲大陸唯一論文入選單位;電路設計方向,大陸也僅有兩篇論文入選(另外一篇爲浙江大學與德克薩斯大學奧斯汀分校合作論文),這也是微電子所電路工作的首次入選。 

  相關鏈接:https://vlsisymposium.org  

附件: